1.未做整体屏蔽设计关键电路模块未用金属屏蔽罩隔离辐射发射发射直接穿透外壳超标。2.屏蔽罩仅单点接地或接地不良形成天线效应反而辐射增强3.晶振未作包地处理未用接地铜皮包围且远离板边成为强辐射源干扰全板。4.高速线距板边过近小于3倍板厚3H),时钟、DDR等信号边缘场直接向外辐射5.未控制信号回流面积高速信号回流路径包围面积过大形成环形天线辐射效率与面积成正比6.地平面分割不当模拟地数字地随意分割形成缝隙高频噪声通过缝隙天线辐射7.未作电源完整性设计电源平面阻抗过高开关噪声通过电源线传导并耦合到其他电路8.去耦电容布局稀疏芯片电源引脚去耦电容距离过远200mil),高频回路电感大导致去耦失效。9.未作接口滤波设计电源输入口、信号线接口未放置共模电感/滤波电容外部干扰直接窜入10.连接器未做EMI抑制高速信号连接器为屏蔽或加共模滤波线缆成为辐射或受干扰天线11.未控制差模转共模差分对不对称布线导致差模信号转为共模共模电流通过线缆辐射12.未作静电泄放设计外壳接口、按键附近未放置ESD器件或泄放路径易因静电放电损坏芯片13.金属外壳接地不良产品金属外壳未与PCB地多点低阻抗连接悬浮金属形成耦合辐射14.未抑制IO电缆辐射IO线缆未做屏蔽或磁环抑制共模电流通过线缆辐射导致超标15.高速信号层参考平面不合理优先以完整地平面为参考若与不完整电源层相邻回流路径变差辐射增加。16.高速信号换层过孔过多引入寄生电感导致阻抗不连续过孔残桩易引发谐振辐射17.未做预兼容测试设计阶段未用近场探头预扫描问题在认证测试才暴露改版成本高18.未做电源平面内缩设计电源与地之间边缘场泄露严重加剧辐射19.未作频谱规划时钟频率与GPS/WIFI等通信频段重合且未做展频引发同频干扰20.接地体系未按频率分区设计低频采用多点接地易形成地环路引入感应噪声高频采用单点接地会导致接地阻抗过大