牛客网verilog题库——VL14
题目用优先编码器实现键盘编码电路请使用优先编码器①实现键盘编码电路可添加并例化题目中已给出的优先编码器代码。10个按键分别对应十进制数0-9按键9的优先级别最高按键悬空时按键输出高电平按键按下时按键输出低电平键盘编码电路的输出是8421BCD码。要求键盘编码电路要有工作状态标志以区分没有按键按下和按键0按下两种情况。优先编码器真值表如下图timescale 1ns/1ns module encoder_0( input [8:0] I_n , output reg [3:0] Y_n ); always (*)begin casex(I_n) 9b111111111 : Y_n 4b1111; 9b0xxxxxxxx : Y_n 4b0110; 9b10xxxxxxx : Y_n 4b0111; 9b110xxxxxx : Y_n 4b1000; 9b1110xxxxx : Y_n 4b1001; 9b11110xxxx : Y_n 4b1010; 9b111110xxx : Y_n 4b1011; 9b1111110xx : Y_n 4b1100; 9b11111110x : Y_n 4b1101; 9b111111110 : Y_n 4b1110; default : Y_n 4b1111; endcase end endmodule module key_encoder( input [9:0] S_n , output wire[3:0] L , output wire GS ); endmodule补全代码答案一共有十个案件对应I_0,I_1,I_2......I_9按下的按键是0悬空是1比如表里的第一行意思就是如果1-9这9个按键都没被按下那输出的是1111第二行就是按键9被按下其他无所谓就会输出0110S_n就是输入的那十个按键L就是输出的四位BCD码GS用来区分按下0还是没有按键按下实际上考的就是怎么用9线程的优先编码器拼成一个10线程的按键编码器先例化一下这个9线程的优先编码器输入就是1-9这9位0先不算因为encoder不处理按键0按键9被按下输出的应该是1001但是编码器真值表出来的是0110所以输出的是反码所以说GS的生成逻辑就是判断S_n中有没有0就是有没有按键被按下用归约如果S_n中有按键被按下那就输出1如果没有按键被按下那就输出0如果1-9当中至少有一个被按下了那么LY_n的取反如果没有按键按下那输出L就是0000然后靠GS区分如果GS0那就没有按键被按下如果GS1那就是0被按下了timescale 1ns/1ns module encoder_0( input [8:0] I_n , output reg [3:0] Y_n ); always (*)begin casex(I_n) 9b111111111 : Y_n 4b1111; 9b0xxxxxxxx : Y_n 4b0110; 9b10xxxxxxx : Y_n 4b0111; 9b110xxxxxx : Y_n 4b1000; 9b1110xxxxx : Y_n 4b1001; 9b11110xxxx : Y_n 4b1010; 9b111110xxx : Y_n 4b1011; 9b1111110xx : Y_n 4b1100; 9b11111110x : Y_n 4b1101; 9b111111110 : Y_n 4b1110; default : Y_n 4b1111; endcase end endmodule module key_encoder( input [9:0] S_n , output wire[3:0] L , output wire GS ); wire [3:0] Y_n; encoder_0 encoder_0( .I_n(S_n[9:1]), .Y_n(Y_n) ); assign L ~Y_n; assign GS ((Y_n 4b1111) (S_n[0] 1)) ? 0 : 1; endmodule