目录简介系统内逻辑设计调试系统内串行I/O设计调试在系统内调试，包括3个重要阶段。简介对FPGA的调试，是一个反复迭代、直到满足设计功能和设计时序的过程。对于FPGA这样比较复杂的数字系统的调试，就是将其分解为一个个很小的部分，然后通过仿真或者调试，对设计中的每个很小的部分进行验证。这样，要比在一个复杂设计完成后再进行仿真或者调试效率高得多。设计者可以通过使用下面的设计和调试方法保证设计的正确性。(1)RTL级的设计仿真。(2）实现后设计仿真。(3）系统内调试。系统内逻辑设计调试Vivado集成开发环境包含逻辑分析特性，使得设计者可以对一个实现后的FPGA元器件进行系统内调试。在系统内对设计进行调试的好处是：在真正的系统环境下，以系统要求的速度调试设计的时序准确性和实现后的设计；在系统内对设计进行调试的局限性是：与使用仿真模型相比，稍微降低了调试信号的可视性，潜在地延长了设计/实现/调试迭代的时间（这个时间取决于设计的规模和复杂度）。Vivado工具提供了不同的方法用于调试设计，设计者可以根据需要使用这些方法。