1. 项目概述一次颠覆性的电源设计尝试最近在做一个高性能计算芯片的物理设计遇到了一个老生常谈却又无比棘手的问题IR Drop电压降。简单来说就是电流从电源引脚流到芯片内部晶体管的路途中由于金属连线和通孔存在电阻电压会像水在水管里流动产生水压损失一样不可避免地下降。当这个压降过大导致晶体管栅极的实际供电电压低于设计标准时芯片的性能就会下降严重时甚至无法正常工作。我们当时在某个关键模块遇到了接近30%的压降这意味着标称1.0V的电源到了芯片内部某些“偏远地区”只剩下0.7V性能损失惨重时序完全无法收敛。就在团队焦头烂额反复加宽电源线、堆叠更多金属层、疯狂打电源通孔Via却收效甚微时我们尝试了一个在传统设计流程中堪称“离经叛道”的思路将主要的电源配送网络PDN从芯片的正面Front Side移到了背面Back Side。这个改动听起来只是换了个位置但其带来的效果是颠覆性的——那个令人头疼的30% IR Drop几乎消失了。这不仅仅是一次成功的“救火”更让我们重新审视了芯片电源完整性的设计范式。这篇文章我就来详细拆解这次“背面供电”实践的前因后果、具体操作和背后的深层逻辑无论你是正在攻坚先进工艺节点的芯片设计工程师还是对芯片内部世界感兴趣的技术爱好者相信都能从中获得启发。2. 困境解析为什么传统正面供电会遇到天花板在深入我们的解决方案之前必须彻底理解问题是如何产生的。现代芯片尤其是采用先进工艺如7nm、5nm及以下的芯片其IR Drop问题之所以愈发严峻是多个因素共同作用的结果。2.1 工艺演进带来的固有挑战随着工艺节点不断微缩晶体管密度呈指数级增长。单位面积内要驱动的逻辑门数量爆炸性增加意味着单位面积内的动态电流密度也在急剧上升。然而工艺微缩对金属互连线并不友好。为了制造更细的线宽金属层的厚度也在减小导致金属导线的横截面积变小电阻率ρ虽然材料本身在改进但电阻RρL/A由于面积A的急剧减小而显著增加。更细、更密的导线承载着更大的电流电阻损耗自然水涨船高。另一方面为了连接多达十几层的金属互连线需要大量的通孔。这些通孔同样有电阻而且数量极其庞大。电流从最顶层的全局电源网格向下穿过一层层金属和通孔到达位于硅片表面的晶体管这条路径上的总电阻是每一段导线电阻和每一个通孔电阻的串联叠加。在复杂的设计中这个路径可能非常漫长且曲折。2.2 传统正面供电网络的架构瓶颈在过去几十年里芯片供电网络PDN都建立在芯片的正面即制造晶体管和有源器件的那一面。PDN通常是一个分层结构顶层Upper Metal Layers, e.g., M8-M10使用最厚、最宽的金属层通常称为“厚金属”或“AP金属”构建全局电源网格。这些层电阻低用于在芯片全局范围内低损耗地配送电流。中间层Mid Metal Layers用于电源的垂直分布和区域网格细化。底层Lower Metal Layers, e.g., M1-M3金属线最细最密用于标准单元Standard Cell内部的电源轨VDD/VSS以及单元间的信号布线。问题在于信号布线和电源布线在相同的金属层上竞争资源。M1到M3这些底层金属层线宽最细间距最小本就是信号布线的“主战场”。电源网络需要从中“抢”出空间来布置电源轨和地轨这严重限制了电源网络的宽度和密度。为了给信号线让路电源线往往被设计得很窄电阻很大。电流从顶层厚金属下来经过层层衰减到达底层细密的电源轨时已经损耗严重。2.3 我们遇到的具体场景30% IR Drop的由来在我们的设计中一个大型的AI运算矩阵MAC Array被放置在芯片中心。这个模块在峰值运算时瞬间电流ΔI非常大且由于功能单元密集电流从模块边缘流入到中心区域的路径很长。尽管我们在模块上方布置了密集的电源条带Power Stripe但电流仍需通过底层金属横向穿越整个模块才能到达中心的单元。这段在底层高阻金属上的横向路径成为了压降的主要来源。静态IR分析Static IR Drop已经亮起红灯而更严峻的是动态IR DropDynamic IR Drop——当大量触发器同时翻转运算单元同时激活时瞬间的电流需求导致电源网络电压发生局部塌陷仿真结果显示中心区域电压最低点跌落了近30%严重威胁时序和功能。我们尝试了所有教科书上的方法增加电源条带密度、使用更宽的条带、在模块内部插入更多的电源环Power Ring、甚至优化单元布局以缩短供电距离。但这些方法要么收效甚微因为底层金属电阻的物理限制要么严重侵占了宝贵的信号布线资源导致布线拥塞Congestion加剧时序更难收敛。我们陷入了一个死循环解决IR Drop需要更多金属资源而更多金属资源会恶化布线布线恶化又可能产生新的时序和信号完整性问题。注意这里有一个关键认知。IR Drop不是均匀的它呈现“旱的旱死涝的涝死”的局面。电源引脚PAD和顶层网格附近电压充足而远离电源入口、且高功耗单元密集的区域会成为“压降洼地”。单纯全局增加金属资源是低效的必须针对这些“洼地”进行靶向治疗。3. 思路破局为什么是“背面供电”当正面优化触及物理瓶颈时我们必须从架构上寻找突破。背面供电Backside Power Delivery的概念并非凭空出现它在业界已被讨论多年主要是作为应对先进工艺挑战的潜在解决方案。我们的决定是基于对其原理的深入分析和我们自身困境的精准匹配。3.1 背面供电的核心原理与优势传统芯片像一块三明治最下面是硅衬底有晶体管上面堆叠着层层金属互连。电源和信号都是从“上面”这堆金属层接入和分布的。而背面供电顾名思义是从硅片的“背面”即没有晶体管和金属互连的那一面来构建主要的电源配送网络。实现这一点需要一项关键工艺硅通孔Through-Silicon Via, TSV或更具体地说用于供电的背面通孔Backside Via。通过晶圆减薄Wafer Thinning和深硅刻蚀技术可以从芯片背面钻孔直接打通到正面晶体管附近的电源节点。这样做带来了几个根本性的优势供电路径革命性缩短电流不再需要从芯片正面顶层蜿蜒曲折地穿过所有金属层到达晶体管。而是从芯片背面通过一个近乎垂直的、极短的通孔直接“空降”到晶体管附近。路径电阻R急剧减小根据欧姆定律V_drop I * R压降自然大幅降低。解放正面布线资源正面的金属层尤其是宝贵的底层金属M1-M3可以几乎完全让给信号布线。电源和地线只需要在局部做非常短的连接连接到来自背面的供电通孔即可。这极大地缓解了布线拥塞为更复杂的信号布线和时序优化腾出了空间。可实现更优的电源网格在芯片背面我们可以使用更厚、更宽的金属层来构建电源网格甚至可以采用电阻率更低的材料如铜而不必担心与信号线相互干扰。这个网格可以做得非常致密像一个紧贴芯片的“供电地板”为整个芯片提供均匀、低阻抗的电源。3.2 方案选型与权衡虽然背面供电概念美好但具体实施有不同技术路径。主要分为两类全背面供电所有电源和地都从背面接入正面完全无长距离电源网络。这是最彻底的方案但需要完整的背面工艺集成设计流程和工具链改动最大。混合供电核心或高功耗模块采用背面供电其他部分仍沿用传统正面供电。这是一种折中方案可以优先解决最棘手的IR问题。经过与工艺厂Foundry的紧密沟通和评估我们选择了混合供电方案。原因如下风险可控首次尝试全面改动设计方法和工具链风险过高。混合方案允许我们在最关键模块上应用新技术其他部分沿用成熟流程。聚焦痛点我们最大的问题就是那个AI运算矩阵的IR Drop。用背面供电“精准打击”这个区域性价比最高。工艺支持当时的工艺平台对混合背面供电已有初步的工艺设计套件PDK和设计规则DRC支持具备可行性。我们决定为那个AI运算矩阵单元在背面专门制作一个高密度的电源网格并通过硅通孔直接连接到每个运算单元附近的电源触点。芯片的其他部分如控制逻辑、存储接口等仍使用优化后的传统正面供电。4. 实施详解从设计到签核的完整流程将背面供电从概念落到实地需要跨越设计方法、工具流程和物理实现的多重关卡。以下是我们的核心实施步骤。4.1 设计与工艺协同准备这一步是与工艺厂合作的重中之重。背面供电不是设计团队能独立完成的。获取并理解PDK扩展工艺厂提供了支持背面供电的额外工艺文件。这包括了背面金属层Backside Metal Layer的定义和设计规则如最小线宽、间距、密度要求。背面通孔Backside Via的物理和电气模型包括其电阻、电容参数。新的单元库标准单元库需要更新提供从单元电源/地引脚到背面通孔连接点的物理和电气接口定义。有些库提供了特殊的“背面供电单元”。设计规则检查DRC和电路规则检查LVS文件必须包含背面金属和通孔的相关规则确保制造可行性。建立电源网络架构我们为背面的电源网格进行了专门规划。网格类型选择了“网格条带”的混合结构。在运算矩阵区域下方背面金属层构建一个均匀的电源/地网格Mesh。同时从芯片边缘的背面电源凸点Bump向网格引出较宽的条带Stripe作为主干道。电源凸点规划在芯片封装阶段我们需要在背面放置额外的电源凸点C4 Bump或Microbump。这些凸点通过封装基板连接到主板电源。我们与封装团队协作重新规划了凸点布局在背面增加了专用于核心供电的凸点阵列。4.2 物理实现流程改造传统的物理实现流程RTL - 综合 - 布局 - 时钟树综合 - 布线 - 签核需要被修改。布局Placement布局工具需要意识到背面供电单元的存在。我们将AI运算矩阵区域标记为“背面供电区域”。工具在摆放这个区域内的标准单元时会优先考虑它们与规划好的背面供电通孔点的位置关系确保每个单元都能在很近的距离内连接到背面电源。电源网络合成Power Network Synthesis, PNS这是改动最大的环节。我们运行了两次PNS正面PNS为传统供电区域生成正面的电源网格。背面PNS为背面供电区域生成背面的电源网格。工具需要根据该区域的功耗分布由活动因子和开关频率估算、电流需求以及背面通孔的电阻模型计算出背面金属网格所需的宽度、间距和通孔分布密度。我们的目标是使从背面凸点到任意单元背面的供电路径电阻最小化。布线Routing信号布线由于正面底层金属资源被释放AI运算矩阵区域的信号布线拥塞度显著下降布线器更容易找到高质量、低串扰的走线路径。电源连接布线正面只需要进行非常局部的、短距离的金属连接将标准单元的电源/地引脚连接到指定的“背面供电接触点”。这些接触点直接与贯穿硅片的背面通孔相连。寄生参数提取Parasitic Extraction提取阶段必须能够提取背面金属层和背面通孔的寄生电阻和电容RC。这些RC参数将与正面互连线的RC一起构成完整的网表用于后续的静态时序分析STA和电源完整性分析。4.3 分析与签核见证奇迹的时刻当设计实现完成进入签核Sign-off阶段时我们最关心的就是IR Drop分析。静态IR分析我们使用签核级的电源完整性分析工具加载包含背面RC的完整网表进行全芯片的静态电压降分析。结果令人振奋原先那个AI运算矩阵中心的30%压降“红区”几乎完全消失。整个矩阵区域的电压分布变得异常平坦压降被控制在3%以内。这是因为供电路径从“长途跋涉的高阻小路”变成了“垂直空降的低阻高速公路”。动态IR分析我们进一步进行了基于向量Vector的动态分析模拟芯片实际运行时的电流瞬态变化。结果显示即使在最严苛的运算峰值场景下背面供电区域也没有出现明显的电压塌陷。电源网络的瞬态响应能力大大增强。时序签核STA影响由于供电电压稳定单元的实际延迟Delay变化范围缩小。这带来了两个好处一是最差情况Worst-Case下的时序更容易满足二是由于电压波动引起的时钟抖动Jitter和时序偏差Skew减小提升了时钟网络的质量。我们原先因压降导致的许多时序违例Violation不修自解。信号完整性SI改善正面底层金属不再有粗大的电源/地线减少了与敏感信号线如时钟、高速总线之间的耦合电容串扰Crosstalk噪声有所降低。实操心得在分析时务必确保提取的寄生参数模型准确包含了背面通孔的电阻。这个电阻值虽然比长段金属线小很多但并非为零。工艺厂提供的模型通常是一个基于通孔尺寸和深度的统计值或查表值。需要将其与正面金属的RC进行联合仿真才能得到真实效果。5. 挑战、权衡与未来展望背面供电并非“银弹”它在带来巨大收益的同时也引入了新的复杂性和挑战。5.1 实施过程中的主要挑战设计流程与工具链的成熟度当时支持背面供电的EDA工具链尚在发展中。许多步骤需要手工脚本或半自动化的方式桥接流程不如传统流程顺畅。与不同工具布局、布线、提取、分析的数据交互和模型一致性需要仔细检查。工艺复杂性与成本背面供电需要额外的工艺步骤包括晶圆减薄、背面光刻、背面金属沉积和刻蚀、以及高深宽比的硅通孔刻蚀和填充。这些步骤增加了制造成本和工艺复杂度对晶圆的机械强度也提出了更高要求。热管理考量硅衬底被减薄并打上大量通孔后其热传导特性会发生改变。需要重新评估芯片的热流路径确保背面工艺不会导致局部热点Hot Spot问题。我们与热分析团队合作进行了额外的三维热仿真。测试与可观测性如何测试背面供电网络的完整性是一个新问题。我们设计了专门的测试结构Test Structure和用于晶圆级测试Wafer Sort的探针方案以验证背面通孔的连通性和电阻。5.2 技术权衡与决策点是否采用背面供电需要基于项目进行严格的权衡分析Trade-off Analysis考量维度传统正面供电背面供电我们的决策依据IR Drop性能差尤其在先进工艺大模块极优路径电阻大幅降低核心模块压降超标是首要矛盾必须解决信号布线资源紧张与电源竞争底层金属充裕底层金属释放给信号设计规模大布线拥塞已威胁时序收敛设计复杂度低流程成熟高需新PDK、新流程、新工具评估后认为混合方案风险可控收益明确制造成本标准成本增加额外工艺步骤性能提升带来的产品竞争力提升可覆盖成本增量热特性稳定模型成熟需重新评估硅片变薄提前进行热仿真确认无重大风险适用场景大多数传统设计中低功耗密度高性能计算、AI、CPU/GPU核心等高功耗密度模块项目正是高性能AI芯片完美匹配对于我们的项目性能瓶颈IR Drop导致的时序和性能损失是首要的、必须解决的问题。背面供电带来的性能和布线资源收益远远超过了其在设计复杂度和制造成本上带来的增加。这是一个明确的“用复杂度换性能”的成功案例。5.3 对未来的启示这次实践让我们确信背面供电乃至更广义的“三维集成”技术是延续摩尔定律、持续提升芯片性能功耗比的关键路径之一。它不仅仅解决了IR Drop问题其“供电与信号布线分离”的思想为芯片架构创新打开了新的大门。未来我们可能会看到全芯片背面供电成为高性能芯片的标配。背面供电与晶圆级封装如CoWoS更深度结合实现超高性能的异构集成。新型器件如CFET与背面供电协同优化从器件层面重新设计供电方案。对于我们芯片设计者而言需要不断学习这些新的设计方法和工艺知识从传统的“平面设计”思维向“三维协同设计”思维转变。这次让30% IR Drop消失的经历不仅仅是一次技术攻坚的胜利更是一次设计理念的升级。它告诉我们当在现有维度上优化遇到物理极限时尝试增加一个新的维度往往是打破僵局的最有效方法。